基于CMMB传输系统的LDPC译码器设计与实现

根据“完全利用已知信息，不发送或反馈重复信息”的原则，采用“判定标签反馈序列的冲突，得到下一步深度搜索参数”的方法，同时有效利用“堆栈技术”及“后退原则”，以二进制搜索算法为基础，提出了分层深度搜索树

数字逻辑实验报告

一种基于MAX-Log-MAP算法的更有效减小译码延时的方法,通过并行计算前向状态度量和后向状态度量,将半次迭代译码延时缩短一半,而译码性能没有损失,同时也减小了硬件实现中的时序控制复杂度

EDA技术及应用课程相关实验:3-8译码器及4-16译码器

针对航空Morse Code无线通信系统存在的误码率高及相互协同困难的难题,提出一种基于MATLAB的新的“滤波、二值化、差分、去除零元素”译码算法,设计了一种新的航空摩尔斯无线通信用软件译码器,并以

Verilog HDL设计海明码的编译码器，很实用！

Design of seven-segment digital display decoder based on EDA

LDPC编译码技术的研究与实现

摘要:卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译码算法的原理,分析了Viterbi译码器的结构,然后用Verilog语言设计了一种基于Altera公

为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题,提出一种新型的适用于FPGA特点,路径存储与译码输出并行工作,同步存储路径矢量和状态矢量的译码器设计方案。该设计方案通过在ISE9.2