Pipelined Cordic 算法的verilog实现

两种模式：1)旋转模式，可以将输入向量按照输入的旋转角度进行旋转，2)向量模式，计算输入向量的相位;pile-line结构，减轻FPGA对timing的要求，pipe-line数以及每级pipe的stage数均可参数配置。已经在芯片中量产，特别适合用于通信中的信号处理！