使用 Virtex5 FPGA 器件 实现 DDR SDRAM 控制器

本应用指南描述了在Virtex™-5器件中实现的200MHzDDRSDRAM（JEDECDDR400(PC3200)标准）控制器。本设计实现使用IDELAY单元调整读数据时序。读数据时序校准和调整在此控制器中完成