用SignalTap嵌入逻辑分析仪验证PLD设计

xxllg 14 0 PDF 2020-08-19 02:08:53

要说ASIC设计者的经验有所提示的话,那么将来的百万门级可编程逻辑设计中验证会耗费大半的设计周期。

用户评论
请输入评论内容
评分:
暂无评论