数字时钟的Verilog HDL实现

tony_alter_zhou 14 0 V 2020-08-29 21:08:10

利用Verilog HDL语言,实现的数字时钟,结果简单,非常通俗易懂,容易通读,非常适合初学者下载

推荐下载

清华大学课件；通俗易懂；讲解详细。是学习可编程逻辑语言的完美教程哦

一本不错的verilog语言学习的书,很全,很系统,也很容易理解。第一章:介绍VerilogHDL语言的发展历史和它的主要能力。第二章:提供HDL语言的速成指南。第三章:介绍VerilogHDL的基本

FreescaleVerilogHDLCoding

以VerilogHDL撰寫的SPI模組,data為32-bit,測試過可用

王金明verilogHDL课本中的实例可实现并包括大量的测试文件

MotorolaVerilogHDLCoding

这个教程详细介绍了Verilog HDL开发过程及常用实例,很实用

24 进制计数电路,数字显示在数码管上,有手动和自动两种模式,在自动模式下每隔 1 秒从 00 显示到 23 然后循环,在手动模式下,每按一次按键计数值加 1。每次从 23 跳到 00 时,数字管

很好的verilog hdl 初级教材,很适合初学者。

verilog 数字电路设计国外经典书籍,适合IC设计工程师学习提高

用户评论

请输入评论内容

评分：

暂无评论