(verilog)简化的RISC CPU设计(夏宇闻老师书上的)
已经完成调试,在Quartus13.1上综合和仿真无误,波形正确。改了点复位和时钟gen的时钟触发沿。
用户评论