基于MATLAB的1/4TPC、1/2LDPC、1/2归零卷积码、1/3归零卷积码、1/4归零卷积码编码仿真。
通过对咬尾卷积编码的原理分析,分析验证了咬尾卷积编码在几种不同信道下的性能,提出了一种基于DSP的编码实现方法,将该程序在CCS3.3中运行,验证了程序的可行性、高效性。最后通过Matlab探究现有的
卷积码硬判决及软判决译码性能的研究,刚红润,,为了减少各种噪声对通信信道的干扰,保证通信质量,在通信信道中通常采用信道编解码技术。本文对一种编解码技术进行了研究,编码
文件包里包括卷积码编码和veterbi解码的MATLAB仿真代码和FPGA硬件实现的verilog代码,均编译成功附有仿真图,下载后可直接使用,无需修改,代码有注释,真是可信。
本文通过比较卷积码、LDPC码和Turbo码三种信道编码的误码率,以及运行main函数生成相关图表的方式进行分析。本文是基于Matlab运行版本2016实现的。
本文基于FPGA技术设计了一种(2,1,8)卷积码的硬判决维特比译码器。该译码器以FPGA片内的寄存器作为路径度量和幸存路径的存储单元,经分析得出了路径度量单元的最小位宽,有效降低了对芯片资源的消耗。
基于VHDL的卷积码编码器的设计 含源码
在编码存储 m和码率 尺相 同的条件下 , 非系 统卷积码 比系统码可以有更大 的自由距离 , 即非系 统卷积码在相同条件下 , 有更强的纠错能力 , 因而 , 非系统卷积码在现代通信 中有着广泛 的
标准(2,1,6)卷积码及其删除码的维特比译码,可以自动判断模糊、码率
此资源是关于信道编码中一种常用的编码--卷积码的相关程序
