1.基于HDL的FPGA设计流程概述2.VerilogHDL设计3.逻辑仿真
在逻辑设计领域,只涉及单个时钟域的设计并不多。尤其对于一些复杂的应用,FPGA往往需要和多个时钟域的信号进行通信。异步时钟域所涉及的两个时钟之间可能存在相位差,也可能没有任何频率关系,即通常所说的不同
使用vivado工具生成mcs文件,把生成的mcs文件固化到flash中,然后重新上电,不需要烧写bit文件
本次讲义是FPGA的一个简单设计流程,适合初学者了解一下简单的知识
针对阵列信号数据采集系统设计要求具有幅相一致、速度快、大数据量的特点,设计了一种基于FPGA的阵列信号数据采集系统。该系统以同步采样A/D转换器为核心,配合基于FPGA的控制单元,完成128路阵列信号
为了实现低成本的MEMS惯性测量组合应用于现有应用系统或测试系统,提出了一种基于FPGA的MIMU信号处理技术方案,并完成系统的软硬件设计。该系统实现了采集现有MIMU输出的RS4
本文在DDS技术工作原理的基础上,介绍基于FPGA实现DDS的设计方法,并给出该系统合成的波形。
介绍一种在语音识别系统中运用FPGA技术对语音信号进行前期实时处理的方法。利用DSP Builder设计信号处理算法的图形化电路模块,运用硬件环(HIL Hardware in the Loop)技术
结合短波通信的原理,介绍了短波多径传输延时效应,提出了一种全新的信号延时模拟 方法,该方法基于FPGA和FIFO,测试结果表明其能满足设计要求。
说到异步时钟域的信号处理,想必是一个FPGA设计中很关键的技术,也是令很多工程师对FPGA望而却步的原因。
