Verilog HDL的多输入门

内置的多输入门如下:and nand nor or xor xnor 这些逻辑门只有单个输出,1个或多个输入。多输入门实例语句的语法如下:multiple_input_gate_type[instance_name] (OutputA, Input1, Input2, . . .,InputN);第一个端口是输出,其它端口是输入。 下面是几个具体实例。and A1(Out1, In1, In2);and RBX (Sty, Rib, Bro, Qit, Fix);xor (Bar, Bud[0],Bud[1], Bud[2]),(Car, Cut[0], Cut[1]),(Sar, Sut