基于VHDL的数字频率计的设计 下载 zzhuizhi 6 0 PDF 2020-12-20 21:12:13 不是本人的,是期刊摘录 使用V HDL 语言来设计数字频率计, 给出了原理图和仿真图形, 所设计的电路通过硬件仿真, 下 载到目标器件上运行, 能够满足测量频率的要求, 具有理论与实践意义, 实现了电子电路自动化( EDA) 的过程。 不是本人的,是期刊摘录 立即下载 微信扫一扫:分享 微信里点“发现”,扫一下 二维码便可将本文分享至朋友圈。