基于CPLD的简易数字频率计设计.pdf

夏夏的valentine 20 0 PDF 2020-05-18 15:05:03

基于CPLD的简易数字频率计设计

推荐下载

数字频率计的protues仿真电路,完全由数字电路设计组合而成。

内含有Proteus仿真以及源程序,是数字频率计

本科毕业设计用的非常简洁实用的代码,VHDL实现

(1)频率测量范围10Hz~1MHz(2)量程自动转换,量程分为10KHz(1s)、100KHz(0.1s)、1MHz(10ms)三档。转换规则如下:当读数大于9999时,频率计处于超量程状态,下一次

利用proteus的按键及timer实现各种频率的产生,可以作为pwm调控的前期练习

a数字频率计VHDL程序

数字频率计,自己写的,程序运行没问题。希望大神指教,本资源提供交流

小梅哥AC620开发板实现数字频率计功能可测试信号为1-50Mhz仿真代码+源码

论文撰写是毕业设计的重要组成部分,本文将讨论关于单片机数字频率计的论文编写。首先,我们介绍了数字频率计的基本原理和在电子应用中的重要性。随后,详细阐述了采用单片机技术设计数字频率计的过程,包括电路设计

用户评论

请输入评论内容

评分：

暂无评论