基于VHDL的数字频率合成器的设计与实现

bianHao-binn 28 0 2019-01-07 21:01:45

这是一篇硕士论文。题目如上，如果不能打开请下载.kdf浏览器

推荐下载

基于可编程逻辑器件的直接数字频率合成器设计任务书.doc

基于VHDL语言设计的数字频率计,本频率计从开始计最大可......

毕业设计,欢迎下载,共同努力,学好电子,那些想学电子电路设计的同学,可以参考哦,在这个互助的平台,大家相互学习

介绍一种小步进、低相位噪声的频率合成方法。采用直接数字合成(DDS)产生小步进信号,利用5 MHz整数步进锁相环与混频电路组合方式改善了合成器的杂散和相位噪声。

1、频率合成技术将一个高稳定度和高精度的标准频率信号(经过加,减,乘,除)四则运算,产生同样高稳定度和高精度的大量离散频率的技术. 2、频率合成器(频率综合器) 根据频率合成原理所组成的设备或仪器称

Ku 波段频率合成器主要功能是提供具有一定隔离度的两路相参2 cm 波段的输出频率,经系统倍频后作为发射机的发射信号和接收机的本振信号。如何使Ku 波段频率合成器具有高频率稳定度、低相位噪声、低杂散、

文章设计了以DDS芯片AD9954和集成锁相芯片ADF4113构成的高分辨率、低杂散、宽频段频率合成器,并对该频率合成器进行了分析和仿真,从仿真和测试结果看,该频率合成器达到了设计目标。

介绍了DDS+PLL系统的信号产生原理,给出了采用直接数字频率合成器AD9898来激励AD4113锁相环模块等高集成度芯片,进而设计UHF波段频率合成系统的硬件实现原理和主要电路设计方法。该UHF波段

本文介绍了一种可用于微卫星发射系统的X-波段频率合成器的仿真和设计方法。在仿真与设计中研究了旁瓣寄生噪声对相邻信道影响和电路中各器件的相位噪声给系统噪声性能带来的影响。文中还就解调中载波恢复PLL对单

用户评论

请输入评论内容

评分：

暂无评论