仿真设计X 波段频率合成器
用户评论
推荐下载
-
直接数字频率合成器的FPGA实现
本文在DDS的工作原理的基础上,介绍基于FPGA实现DDS的设计方法。 通过设置参数可以灵活控制输出频率和分辨率,设计出具有精度高,选择参数控制输出信号,产生一个理想的波形。供读者学习设计参考。
10 2020-08-18 -
一种Ka波段基片集成波导功率合成器的设计
笔者设计了一种结构简单,容易制造的基片集成波导功率分配器/合成器,该分配器/合成器采用渐变微带线--波导的过渡结构,并且厚度只有1.254mm。通过HFSS仿真软件,设计了一个中心
10 2021-02-01 -
dds直接数字频率合成器DDS应用的频率规划
DDS基本知识与频率规划怎样减小DDS的频谱杂散?怎样提高DDS的频率?DAC对输出信号杂散频率的影响
30 2019-06-01 -
Matlab仿真数字音乐合成器
根据音乐简谱和十二平均律计算出每个乐音的频率,在这之后需要确定每个乐音的持续时间。(每小节有两拍,一拍的时间是0.5s) 在MATLAB中表示乐音所用的抽样频率为fs=8000Hz,抽样点数的多少就可
26 2019-04-10 -
基于MCl45163P的智能锁相频率合成器设计
Design of intelligent phase-locked frequency synthesizer based on MCl45163P
22 2019-06-23 -
FPGA来完成直接数字频率合成器DDS的设计
用FPGA来完成直接数字频率合成器(DDS)的设计,DDS由相位累加器和正弦ROM查找表两个功能块组成,其中ROM查找表由兆功能模块LPM_ROM来实现。而通过设定不同的累加器初值(K1)和初始相位值
45 2018-12-16 -
基于ADF43602的1GHz频率合成器设计
在现代通信系统中,随着对通信质量的要求越来越高,各种器件对本振信号及参考时钟提出了更高的要求。本振信号及参考时钟的质量,直接影响着输出信号的频谱纯度等主要技术指标。本文在研究锁相频率合成芯片ADF43
6 2020-10-28 -
EDA PLD中的基于FPGA的PLL频率合成器设计
摘 要:应用FPGA,采用PLL频率合成技术,结合教学实验平台的需要,设计出了一个整数/半整数频率合成器,输出范围为1 kHz~999.5 kHz,步进频率可达到0.5 kHz。与以前的教学实验装置相
15 2020-11-12 -
基于多环锁相宽带细步进频率合成器的设计
基于多环锁相宽带细步进频率合成器的设计
6 2023-01-03 -
基于ADF4111的锁相环频率合成器设计
基于ADF4111的锁相环频率合成器设计
6 2023-01-03
暂无评论