VHDL设计 数字钟
包括60单独进制和24进制,采用vhdl语言设计各个子文件,顶层原理图设计。
用户评论
包括60单独进制和24进制,采用vhdl语言设计各个子文件,顶层原理图设计。