数字钟设计报告.doc
要想构成数字钟,首先应有一个能自动产生稳定的标准时间脉冲信号的信号源。还需要有一个使高频脉冲信号变成适合于计时的低频脉冲信号的分频器电路,即频率为1HZ的“秒脉冲”信号。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是:60秒=1分,60分=1小时,24小时=1天,这就需要分别设计60进制,24进制。各计数器输出的信号经译码器/驱动器送到数字显示器对应的笔划段,使得“时”、“分”、“秒”得以数字显示。
用户评论
推荐下载
-
数字钟制作
数字钟的电路原理图,电路工作原理,制作方法。
20 2020-07-25 -
vhdl数字钟
用vhdl语言编写!此数字钟是动态显示!大家可根据此报告来理解!
35 2019-01-07 -
数字钟EDA
基于eda技术 数字时钟 可调时,设定闹钟,整点报时,有分频模块
8 2021-04-19 -
数字钟论文
中国矿业大学徐海学院信息10-1 非常全面的阐述了数字钟的应用及原理描述
20 2019-01-09 -
数字钟.zip
1.实现 FPGA 对八位动态数码管的控制,使其能够正常工作; 2.应用八位数码管作为显示器件设计一个简单数字钟
11 2020-07-27 -
实验四数字钟实验报告
基于VHDL的设计 数字钟的实验报告 分析需要实验过程
23 2019-02-28 -
FPGA数字钟实验报告.pdf
在basys2板上实现数字钟,利用板上的微动开关作时钟的调整,LED的闪烁作整点报时,12/24小时显示切换,闹铃功能,清零功能,内含代码可运行,含有详细注释
20 2020-06-19 -
74160数字钟实验报告.docx
74160数字钟实验报告.docx
29 2021-02-26 -
数字钟课程设计报告整体电路图
1.数字逻辑实验箱 2.万用表 3.二-五-十进制计数器 74LS90×11 4.七段显示译码器 CC4511×6 5.两输入四与非门 74LS00×2 6.半导体共阴极数码管 BS202×6 7.六
20 2019-03-31 -
EDA课程设计数字钟带完整报告
EDA course design (digital clock) (with full report)
37 2019-06-21
暂无评论