基于VHDL的设计 数字钟的实验报告 分析需要实验过程