1. 首页
  2. 编程语言
  3. 硬件开发
  4. 下载

float_divide.v

下载
ycgwy 6 0 V 2021-05-01 10:05:59

FPGA Verilog浮点数除法运算,采用单精度浮点型小数格式,运算结果精度可设置,可封装成IP核

用户评论
请输入评论内容
评分：
暂无评论