ycgwy
这家伙很懒，什么也没写
Ta上传的资源 (0)
3Syn Keep属性注意事项
在FPGA设计中，
syn_keep属性用于确保综合工具在优化过程中保留特定的网络或信号，并保持其名称不变。这一属性在调试、IP集成和跨工具设计协作中非常有用，能够防止综合后名称的变化。设计中使用syn_keep
float add v操作函数
标题：float_add.v
使用Verilog实现浮点数加法运算，采用单精度浮点型格式。支持硬件浮点数相减，并可根据需求调整浮点型减法的精度。
float multi v数值计算工具
FPGA Verilog浮点数乘法运算，采用单精度浮点型小数格式，运算结果精度可设置，可封装成IP核
float sub v数值相减函数
FPGA Verilog浮点数减法运算，采用单精度浮点型小数格式，运算结果精度可设置，可封装成IP核
float_divide.v
FPGA Verilog浮点数除法运算,采用单精度浮点型小数格式,运算结果精度可设置,可封装成IP核
Alternative Nios II Boot Methods
FPGA veri采用nios软核后,固化程序的几种方法,ram、epcs中的启动方法不同,都有详细介绍
通过spi接口测试flash
FPGA Verilog通过spi接口程序,来控制flash的读写,对flash数据进行读写测试,可根据自己需求更改
uarttx.v串口发送模块
FPGA Verilog 串口发送程序，16个clock发送一个bit, 一个起始位,8个数据位,一个校验位,一个停止位
NIOSII那些事儿Qsys_EP4CE15_v1.1.2.pdf
基于atleraFPGA芯片的niosii教程，如何搭建软核，如何配置硬件和软件编程，手把手教学
使用Nios II处理器通过UART接口对Max10FPGA器件进行远程系统更新.pdf
使用NiosII处理器通过UART接口对Max10FPGA器件进行远程系统更新
本参考设计提供了一个简单的应用，该应用对MAX10FPGA器件基于NiosII的系统实现基本的
远程配置功能。包括在MAX10FPGA开发套件的这个UART接口与AlteraUARTIP内核一起用
于提供远程配置功