标题：float_add.v

使用Verilog实现浮点数加法运算，采用单精度浮点型格式。支持硬件浮点数相减，并可根据需求调整浮点型减法的精度。