多级嵌套维纳滤波器中协方差矩阵计算的FPGA实现

通过分析观察信号协方差矩阵构成的特点,提出了一种适合FPGA实现的协方差矩阵计算方法,为多级嵌套维纳滤波器提供了更易于工程实现的方法.

多级嵌套维纳滤波器中协方差矩阵计算的ＦＰＧＡ实现邓路宽１一，李双勋１，程翥１，皇甫堪１（１．国防科学技术大学电子与科学工程学院，湖南长沙４１００７３；２．武警８７３２部队，湖南耒阳４２１８００）摘要：通过分析观察信号协方差矩阵构成的特点，提出了一种适合ＦＰＧＡ实现的协方差矩阵计算方法，为多级嵌套维纳滤波器提供了更易于工程实现的方法。关键词：ＭＳＮＷＦ协方差矩阵ＦＰＧＡ估计理论中的一般性问题是从观测信号石。（ｎ）恢复表示阵元ｉ在时间上的第．『、第歹＋１、第，＋２个延时矢量。未知信号磊（ｎ）。维纳滤波器（ＷＦ）仅仅利用二阶统计特（）’为转置。每个置（『）为一个３６维的行矢量（参考文献性在最小均方误差（ＭＭＳＥ）意义下解决了这个问题。ＷＦ［５】中关于ＭＳＮＷＦ降秩自适应处理收敛所需数据点数易于实现，因此应用广泛。然而，产生的滤波器需要计算的准则三＝锄伊）。观测信号的协方差矩阵的逆。这就意味着如果观测信号输入矢量省的协方差矩阵为：铷（ｎ）的维数很高，将使工程实现十分复