可编程ASIC设计中频率合成器的验证方法

这篇资源是关于可编程ASIC设计课程作业的验证方法，我们需要使用Verilog语言来设计一个频率合成器。在这个设计中，我们限制了正弦波相位累加步长的取值在1~16之间，而方波的取值范围是1~128之间。这是因为方波波形的特殊性所导致的。如果想要增加调节范围，可以考虑使用16位或32位的正弦波查找表。