Ta上传的资源 (0)

此工程适用于Macronix MX25U256闪存，使用Quartus通用串行闪存IP内核，用于测试闪存器件的读写功能。工程版本为Quartus Prime Pro 18.1，可对MX25U256器件进行配置和测试，包括读取器件ID和解保护。

该资源为Quartus EMIF DDR3 IP测试工程，采用Quartus External Memory Interfaces IP实现DDR3控制器和物理层接口，基于Quartus Prime Pro 21.3开发平台版本以及Modelsim-SE64 10.7仿真平台版本。该工程主要用于模拟

这是一款用Python语言基于PyQt5框架开发的自定义时钟小工具。作者在灵感迸发的时刻，利用PyQt5的强大功能完成了这一创意项目。主要实现思路是通过自定义的paintEvent函数，在桌面上绘制时、分、秒的背景，然后通过定时器定期更新时间，最终形成了一个实用的桌面时钟小工具。在外观上，该工具实现

这份资源展示了一个基于Python的双层感知器实例代码，其中需要使用numpy库的支持。实现过程中，采用了自定义的Python类LinearLayer和Activation，用于完成神经网络双层感知器中的线性运算和非线性激活运算。该双层感知器专注于解决异或问题，其中第一层激活函数采用sign函数，第

该资源涉及MX66U1G FLASH的测试工程，使用了Quartus通用串行闪存IP核进行数据接口处理，开发平台版本为Quartus Prime Pro 18.1。工程的主要目的是验证Macronix MX66U1G器件的功能性（包括读取器件ID、写保护等）。在spi_flash_ctrl模块状态机

这是紫光同创Logos系列FPGA平台的RGMII与GMII桥接模块源代码，该模块使用GTP_ISERDES和GTP_OSERDES原语以及输入输出BUF进行实现。GTP_ISERDES和GTP_OSERDES均被配置为DDR模式，使其在千兆以太网通信中能够实现双倍数据速率。

这篇资源包含双口RAM与异步FIFO的设计文件和仿真激励文件。采用Verilog语言进行设计，可以根据参数的修改实现不同深度和数据位宽的异步FIFO。在设计中，为了处理时钟域的问题，采用了格雷码编码的读写指针，并生成了FIFO的空和满标志位。

本资源提供了双口RAM与同步FIFO的设计文件和激励文件，使用Verilog语言进行设计。通过修改parameter参数（DATA_WIDTH和ADDR_WIDTH），可以实现不同深度和数据位宽的FIFO。此外，使用FIFO长度计数器可以产生FIFO空和满的标志位。

这份资源是一个可编程ASIC设计课程作业，涉及了简单微处理器的设计和仿真工作。该微处理器支持4种指令操作，包括mv、mvi、add和sub。mv指令可将一个寄存器的内容复制到另一个寄存器；mvi指令可将输入数据加载到指定寄存器；add指令用于将两个寄存器的值相加，并将结果存入第一个寄存器；sub指令