这篇资源包含双口RAM与异步FIFO的设计文件和仿真激励文件。采用Verilog语言进行设计，可以根据参数的修改实现不同深度和数据位宽的异步FIFO。在设计中，为了处理时钟域的问题，采用了格雷码编码的读写指针，并生成了FIFO的空和满标志位。
暂无评论
国外介绍的异步FIFO设计第一部分，看了这部分资料就不用看别的异步FIFO介绍了
Simulation and synthesis of asynchronous FIFO design
电子测量技术ELECTRoNIC第32卷第11期2009年11月MEASUREMENTTECHNOLOGY基于FPGA的异步FIFO缓存
这篇代码主要讲一下异步fifo的设计实现。异步fifo和同步fifo的区别主要在于读写所用的时钟是否一致。异步fifo设计因为读写所用的时钟不一致因而设计比较复杂，会涉及到读指针和写指针的同步化。异步
生生世世生生世世生生世世生生世世生生世世生生世世生生世世生生世世生生世世生生世世生生世世但是事实是生生世世事实上
主要介绍了Ajax异步方式实现登录与验证,感兴趣的小伙伴们可以参考一下
同步FIFO与异步FIFO的Verilog实现(附源代码和测试代码)
思朗科技的2022提前批涵盖数字IC验证笔试题，要求搭建UVM验证环境验证异步FIFO设计，包括覆盖率收集和错误点检测。验证环境源码存放在asyn_fifo_uvm文件夹下，适合2023届IC验证领域
无论是数据通讯或者SOC(包括FPGA或者ASIC设计)设计,跨时钟域(clock domain crossing)处理都是一件让人很头疼的事情,无论是在设计的前端或者步入设计的后端,都没有很好的工具
为了满足高速实时数据采集系统对所采集海量数据进行缓存的要求,通过研究FIFO的基本工作原理,利用FPGA和DDR2 SDRAM设计了一种高速大容量异步FIFO。使用Xilinx提供的存储器接口生成器(
暂无评论