青春如风
这家伙很懒,什么也没写
KC705.rar压缩包
资源内容包括Kc705相关资料,原理图(kc705_Schematic_xtp132_rev1_1)(ug810_KC705_Eval_Bd)(ug883_K7_KC705_Eval_Kit)(xapp554-xadc-layout-guidelines)
硬件开发 21 0 RAR 2020-12-25 14:12:00
chapter2_clocks_resets
文中谈到了FPGA以及ASIC设计中的复位策略,对于实际工程实践以及笔试面试还有专业人员阅读都是很好的资料,复位是一个常谈的话题,这个文档就能让你明白复位的设计。
嵌入式 17 0 PDF 2020-08-20 03:08:05
AN10007Jitter and measurement
时钟抖动问题很常见,也是笔试面试常考的内容,该文档提供了时钟抖动的定义以及测量方式,对于想要了解时钟抖动的学生以及专业人士可以参考。
嵌入式 11 0 PDF 2020-08-19 15:08:25
Best FPGA Development Practices20140220
这是一篇讲解FPGA开发的论文,从PCB设计、RTL设计以及FPGA设计的各种流程都有涉及,有兴趣的可以看下!
嵌入式 19 0 PDF 2020-08-11 02:08:48
aurora streaming工程例子程序.zip
自己定制的一个通道的aurora IP核生成的例子程序,包含仿真,仅仅是为了学习aurora协议,streaming 用户接口。
硬件开发 17 0 ZIP 2020-07-30 11:07:14
小数N.5分频Verilog设计
师弟投稿,给的程序,暂时放这里保存,需要的可以下载,小数N.5分频,暂时没形成博文。提供了两种设计方法,需要的可以试试
嵌入式 13 0 V 2020-07-28 02:07:02
数字频率计verilog代码
设计一个8位数字显示的简易频率计。能够测试10Hz~10MHz的防波信号。电路的基准时钟为1Hz,要求测量值以8421BCD码形式输出。系统有复位键。
硬件开发 14 0 V 2020-06-12 12:06:09
串行乘法器verilog HDL设计代码
移位相加法乘法器设计原理是从被乘数的最低位开始判断,若为1,则乘数左移i(i=0,1...(WIDTH-1))位后,与上一次和相加;若为0,则乘数左移i位后,以0相加,直至被乘数的最高位。
硬件开发 16 0 V 2020-05-19 02:05:06