image
chenxizhangzhiyu

这家伙很懒,什么也没写

Ta上传的资源(0)个

INTEL FPGA时序分析资料中英文版本资料.rar

INTEL FPGA时序分析资料中文翻译版与英文原版资料。详细的介绍了FPGA时序分析的相关原理与分析方法。

EMC 6 0 RAR 2021-04-27 04:04:12

SystemVerilog硬件建模.zip

目前能找到学习SystemVerilog的比较好的电子书.包括中英文版本.与PPT.

嵌入式 9 0 ZIP 2021-02-05 15:02:01

intel fpga开发工具Quartus Prime软件的简单安装设置说明

intel fpga 开发工具Quartus Prime 软件的简单安装设置说明

电信 12 0 PDF 2020-12-30 04:12:12

pic_ov5640.7z

OV5640摄像头采集图像(640*480)在HDMI接口显示器上显示出来。由于开发板上只有SRAM芯片,存储容量比较小,不能做乒乓。所以本次功能为拍照功能的实现。按键控制闪光灯的开关。基本上做到了么每行代码有注释。另外代码中添加了uart 接口作为工程上调试的一种常用手段。此处附有PDF说明,作为

嵌入式 6 0 7Z 2020-08-04 18:08:11

18_ov_5640_r10_pll_24_640X480_gpio_1_2_v3_3.zip

本工程基于智芯融PRX_100T上实现。5640的摄像头标准是pmod接口的OV5640最高支持500万像素。独立 按键控制LED闪光灯的亮灭。独立按键控制拍照功能的实现。拍照结果通过HDMI接口显示到屏幕上。

硬件开发 4 0 ZIP 2020-07-18 15:07:47

IS61WV25616型sram使用教程.7z

IS61WV25616型sram使用教程,里边包括芯片手册。使用工程,SRAM的控制器文件。工程主要功能,上电后SRAM里写入与地址对应的数据。把整个SRAM划分为64个存储区。通过串口发送读SRAM数据基地址,读取该存储区数据回来。通过串口发送给上位机。波特率9600

嵌入式 32 0 7Z 2020-07-17 09:07:51

syn_fifo_1.zip

本工程为完整的同步fifo设计工程。软件平台Quartus18.1 ,硬件平台不限(已经在某公司040开发板上进行完整测试)。没有使用任何IP核,可以方便的移植到其它软硬件平台。开发板上写使能按键每按一次,把当前低4bit拨码开关对应值写入同步FIFO一次。6个数码管中最左边两个实时显示当前FIFO

其他 10 0 ZIP 2020-07-17 02:07:13

Pxj_signal_gen_100T.zip

通过fpga控制ad9767,可以输出正弦波,三角波,矩形波,锯齿波。频率有8个挡位i,如果不够可以继续添加。赋值设置4个挡位。如果不够,可以继续添加。模块化设计,方便添加。实现平台基于智芯融PRX_100T 开发板实现。开发工具Vivado2018.2

硬件开发 15 0 ZIP 2020-07-16 10:07:51

paj_signal_gen_006.zip

通过fpga控制ad9767,可以输出正弦波,三角波,矩形波,锯齿波。频率有8个挡位i,如果不够可以继续添加。赋值设置4个挡位。如果不够,可以继续添加。模块化设计,方便添加。实现平台基于智芯融PRA_1(006/040)开发板实现。开发工具QuartusII18.1

硬件开发 17 0 ZIP 2020-06-19 14:06:28

Vivado使用教程.pdf

对vivado2018.2的基本使用流程做了一个详细说明.以一个流水灯入门工程为例子,说明了工程的建立,综合,实现,下板调试.

硬件开发 21 0 pdf 2020-05-22 07:05:44