syn_fifo_1.zip

本工程为完整的同步fifo设计工程。软件平台Quartus18.1 ，硬件平台不限（已经在某公司040开发板上进行完整测试）。没有使用任何IP核，可以方便的移植到其它软硬件平台。开发板上写使能按键每按一次，把当前低4bit拨码开关对应值写入同步FIFO一次。6个数码管中最左边两个实时显示当前FIFO数据量 。 最右边一个数码管显示读使能按键从FIFO读出的有效数据。如果FIFO被读空，数码管保持显示最后一个被读出的有效数据 。 FIFO的空和满使用两个LED灯点亮来指示。