FIFO收发.txt

gsview 22 0 TXT 2020-08-21 10:08:03

通过串口完全实现DSP28377D函数的发送、接收功能,通过FIFO实现,只需要更改端口号,方便,快捷,乐于助人,共同成长

推荐下载

首先介绍UART硬件接口及电平转换电路,分析UART的传输时序并利用VerilogHDL语言进行建模与仿真,最后通过开发板与PC相连进行RS-232通信来测试UART收发器的正确性。

同步异步世界有基于多时钟域的异步FIFO设计异步FIFO的VerilogHDL设计异步时钟亚稳态及FIFO标志位的产生

moduleFIFO2(clock,reset,data,wrreq,rdreq,q,full,empty);parameterN=8;parameterM=16;inputclock;inputre

基于SPANTANT3E的fifo先进先出设计

设计了一种基于 SRAM 芯片的缓存,使数据高速写入到 FIFO 中,低速读出。

用于SPI核的FIFO设计参考,编程语言为Verilog

操作系统--页面调度算法FIFO(先进先出)

非常有用的摄像头资源,内容非常的详细。欢迎大家下载

基于FPGA的高速异步FIFO设计

数字信号处理中经常使用到FIFO存储器,本程序就是用verilog语言编写的FIFO存储器,将每个模块分开,层次清晰。

用户评论

请输入评论内容

评分：

暂无评论