verilog编写的FIFO

从别处拖来的，用Verilog语言编写的LDPC编码程序，评价还不错

这是一个采用Verilog编写的SPI核，能够实现16位数据的传输，传输数据的宽度用户可以修改，同时我也为该核编写了测试文件，使用非常方便。该IP核代码，经过简单修改就能够使用，非常适合想了解和学习S

用Verilog代码编写的PID控制,适用于FPGA中，资源保证真实，大家快快下载

Pipeline CPU written by verilog

Divide module written by Verilog

本科组成原理实验课程作业verilog编写的可执行22条指令的流水线CPU，不涉及缓存。

verilog编写的三八译码器，编程环境是xilinxise10.1

Stopwatch written in verilog HDL language

CY7C68013读写FIFO源代码（Verilog）.

VerilogHDL入门实例（含ADC、FIFO、ADDER、MULTIPLIER等）(manyveryusefulVerilogexamples:ADC,FIFO,ADDER,MULTIPLIER