image
weixin_71562834

这家伙很懒,什么也没写

Ta上传的资源(0)个

2009年全国数学建模比赛训练题的论文单一功能手机键盘设计问题

2009年全国数学建模比赛训练题的论文--单一功能手机键盘设计问题

专业指导 5 0 RAR 2021-04-22 02:04:29

2003全国大学生电子设计竞赛全国一等奖简易逻辑分析仪

2003全国大学生电子设计竞赛全国一等奖简易逻辑分析仪

.Net 5 0 PDF 2020-10-28 05:10:43

SEU暑假短学期数字系统课程设计电梯控制系统VHDL设计报告

SEU暑假短学期--数字系统课程设计--电梯控制系统VHDL设计报告

物流 4 0 DOC 2020-10-27 11:10:19

SEU暑假短学期MATLAB实践课程作业123matlab实践课程

SEU暑假短学期MATLAB实践课程作业123 matlab实践课程

Delphi 31 0 RAR 2020-09-20 22:09:10

常见的硬件笔试面试题目1

硬件笔试面试建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边沿前,数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。见图1。 如果不满足建立和保持时间的话,那么DFF将不能正确地采样到数据,将会出现metastability的情况

网络管理 19 0 DOC 2020-09-19 20:09:25

单片机上实现串口通信源代码1

单片机上实现串口通信 源代码 1

比特币 7 0 RAR 2020-09-14 07:09:04

SEU暑假短学期数字系统课程设计电梯控制系统VHDL源代码VHDL1

SEU暑假短学期--数字系统课程设计--电梯控制系统VHDL源代码 VHDL1

搜索引擎 10 0 RAR 2020-09-11 14:09:44

USB下载线驱动加下载软件加电路图加使用说明书

USB下载线(驱动+下载软件+电路图+使用说明书)

专业指导 15 0 RAR 2020-08-08 01:08:20

常见的硬件笔试面试题目2

1. setup time 和 hold time 不满足情况下应该如何解决? 2. 什么叫做亚稳态,如何解决? 3. Verilog中 => 和 = 有什么区别? 4. 画一个D触发器的原理图(门级),并且用verilog gate level表示出来; 5. 用最少的Mos管画出一个与非门

专业指导 13 0 DOC 2020-07-25 10:07:43

2003年全国大学生电子设计竞赛一等奖低频数字式相位测量仪_C题

2003年全国大学生电子设计竞赛一等奖低频数字式相位测量仪_C题

C 10 0 PDF 2020-07-20 20:07:01