FIFO的verilog代码,FIFO在CPLD或FPGA中的代码实现。
FPGA VEILOG代码 非常实用 很有用 大量
ECC的verilog代码,有TESTBENCH文件。
verilog的sd卡slave代码,经过测试可用
根据多项式进行CRC计算,串行CRC,每个时钟计算8bit。用户可根据需要的多项式自行进行更改。
本代码利用Verilog编程,利用QUARTUSii仿真软件能够产生一个正弦波和一个余弦波。
这个文件用Verilog语言描述了jtag的功能
电梯程序的verilog实现经过quartus验证通过
经过验证的eeprom存储器控制,I2C接口协议,AT24C1024,上板调试过
用verilog写的uart代码适合初学者练练手工程已经建好了