sdslave的verilog代码

用verilogHDL编写的一个具有“百分秒、秒、分”计时功能的数字跑表，可以实现一个小时以内精确至百分之一秒的计时，注释比较清晰，容易看懂，还可以增加小时的计时功能

FPGA——TFTverilog代码

60进制VERILOG代码,*********************

verilog编写的中值滤波

一款电子表芯片，能够能够显示年月日，星期，并且实现闰年的自动调整

Verilog UART code modelsim

流水灯verilog代码，一个简单工程，适合verilog初学者上手。

经典Verilog代码标准

CAN总线的一些资料和verilog实现代码

非常好的描述串口通信的verilog代码，非常全，包括收发双方的代码，还涉及到自定义串口通信指令