SDRAM全能控制器设计256Mbit

该控制器包含以下特点： 1， 突发传输，可设置突发长度为1,2,4,8和全页。 2， 自定义突发长度。通过stop信号来实现。 一、 控制器的设计 这里，我是根据HY57V2562即256Mbit设计的。 SDRAM的初始化过程可根据我提供的参考资料，同时结合我给的源代码。很好理解的。以下我主要介绍使用的方式。 二、调试及使用 我以Xilinx(xc6slx9-2ftg256)和altera(EP4C30)的开发板都进行过下载和验证，均没有问题。 注意： 1， 该控制器本身以时钟的上升沿工作。 2， 要求外部其他的控制信号和数据以下降沿工作。