uart 源码 (Verilog)

我们还年轻早得很 39 0 RAR 2018-12-09 14:12:33

使用verilog实现uart功能，可在FPGA或CPLD中实现UART模块，实现串口通信。

推荐下载

基于Verilog_HDL的UART串行通讯模块设计及仿真_扈华,很不错的论文

在测试文件中,设定串口发送模块发送的内容,并发给接收模块接收端,通过仿真,可知接收模块接收内容和发送内容一致

内含I2C/UART/USB的verilog和VHDL代码以及实现的ISE的工程。可直接运行。

8051的开源verilog代码,可用于内核研究

本资源含有丰富的学习Verilog的源码,有助于对Verilog学习不是很深的朋友

实现spislave收发从dsp获取读写指令,地址信息,写入数据到指定地址,或者读取地址数据发回dsp地址位宽可调整,每次读写一个byte数据游戏之作,希望大家喜欢

异步FIFO,Verilog源码实现异步FIFO,异步FIFO的原理,

Verilog代码实现串口通信。 Uart_transmitter.v,uart_regs.v,uart_receiver.v,uart_defines.v,seriesPort.v

可用于图像处理算法在FPGA上的实现,另外可供初学者学习。

海思3531A芯片有四个串口uart单元,uart0是调试串口,默认打开。现添加uart1、uart2、uart3,测试验证成功。

用户评论

请输入评论内容

评分：

卡了网匿名网友 2018-12-09 14:12:33

还行吧，看看而已。

卡了网匿名网友 2018-12-09 14:12:33

谢谢了，代码很好

卡了网匿名网友 2018-12-09 14:12:33

謝謝了，正在學習研究中...