基于Verilog_HDL的UART串行通讯模块设计及仿真_扈华

Verilog_HDL数字设计与综合_夏宇闻译(第二版)

《Verilog+HDL数字设计与综合》夏宇闻译(第二版)

uart通信模块verilog代码

绍了一种采用硬件控制的自动数据采集系统的设计方法,包括数字系统自顶向下的设计思路、verilog hdl对系统硬件的描述和状态机的设计以及max+plusii开发软件的仿真。设计结果表明:该采集系统具

基于VerilogHDL的数字系统应用设计.pdf

基于VerilogHDL的异步FIFO设计与实现

基于Verilog+HDL的通信系统设计@，需要的下载，有参考价值

基于VerilogHDL语言的CRC校验芯片设计

《Verilog HDL 数字系统设计及实践 》PPT

verilog实现的带FIFO的UART模块，代码风格良好，模块化，具有较高的参考价值。