4-16译码器VHDL语言设计 下载 qq_75689 54 0 VHD 2019-05-02 20:05:56 4-16译码器VHDL语言设计,libraryieee;useieee.std_logic_1164.all;entitycjg4_16isport(DATA:instd_logic_vector(3downto0);EN:instd_logic;Y:outstd_logic_vector(15downto0));endentitycjg4_16;architecturearch1ofcjg4_16isbeginprocess(en,data) 立即下载 微信扫一扫:分享 微信里点“发现”,扫一下 二维码便可将本文分享至朋友圈。