为改进Turbo乘积码(TPC)硬件译码器的性能和降低实现复杂性,采用理论分析和实现仿真的方法,通过对TPC码基本编译码原理的深入分析,基于Chase2软判决译码算法的迭代译码过程的研究和仿真基础上,提出改进迭代译码过程中外部信息计算的方法,给出了其FPGA设计和实现方法.研究结果表明:使用的改进算法对编码参数为(64,57,4)的TPC码进行译码在译码迭代次数为3次、不可靠位数选择为3位时,在误比特率为10-6条件下,编码增益能达到6.8 dB.