Verilog编写的入门级3-8译码器设计与实现
Verilog编写的入门级3-8译码器设计与实现。适合有需要理解译码器的哥们
文件列表
3-8 译码器.rar
(预估有个53文件)
3-8 译码器
decoder_38.qsf
2KB
decoder_38.qpf
907B
decoder_38.flow.rpt
4KB
db
decoder_38.dbp
0B
decoder_38.sld_design_entry.sci
134B
decoder_38.rtlv_sg_swap.cdb
158B
decoder_38.map.cdb
1KB
decoder_38.cbx.xml
92B
用户评论