基于DVB_C系统的RS译码器的设计与实现.caj

标准的2-4线译码器VHDL语言行为级描述设计，这个设计包含的工程文件通过ISE编译综合，经过仿真证明准确无误。

用verilog语言写的七段译码器的实验，尽管代码挺简洁的，但用处很大，对学习数字逻辑电路的同学很有帮助。

标准的2-4线译码器VHDL语言结构级描述设计，这个设计包含的工程文件通过ISE编译综合，经过仿真证明准确无误。

输入字符 自己求频率 建立Huffman树 编码译码

eda课设1，编码器和译码器的设计，如需要，请使用

数字电路设计实验用VHDL语言实现的单数码管译码器

VHDL三八译码器，讲解详细，教得很好，图文并茂

基于CPLD的译语言码器代码，VHDL语言编写，适用于quartes II 软件

可以翻译乱码,你们下了就知道好不好用了。欢迎大家下载

译码器代码，可以了解单片机原理 51单片机