标准的2-4线译码器VHDL语言行为级描述设计，这个设计包含的工程文件通过ISE编译综合，经过仿真证明准确无误。