VHDL结构级描述的译码器设计

a56417 22 0 RAR 2019-01-09 02:01:09

标准的2-4线译码器VHDL语言结构级描述设计,这个设计包含的工程文件通过ISE编译综合,经过仿真证明准确无误。

用户评论
请输入评论内容
评分:
Generic placeholder image 卡了网匿名网友 2019-01-09 02:01:09

还行,挺实用的