一种Viterbi译码器的设计

verilog编写的三八译码器，编程环境是xilinxise10.1

本文主要讲了138译码器的作用,下面一起来学习一下

由于卷积码具有较好的纠错性能，因而在通信系统中被广泛使用。采用硬件描述语言 VerilogHDL 或VHDL 和FPGA（Field Programmable Gate Array——现场可编程门阵列

标准的2-4线译码器VHDL语言数据流描述设计,这个设计包含的工程文件通过ISE编译综合,经过仿真证明准确无误。

显示译码器是数字电子技术组合逻辑电路中一个很重要的器件,在数字电子技术应用中不可缺少,特别是在信息技术数字化的今天,其应用越来越广泛,但在组织开展科技创新和电子设计制作竞赛活动中,学生在设计制作抢答器

数码显示译码器的设计程序 verilog 欢迎下载

卷积码是一种向前纠错控制编码。它将连续的信息比特序列映射为连续的编码器输出符号。这种映射是高度结构化的，使得卷积码的译码方法与分组码译码所采用的方法完全不同。可以验证的是在同样复杂度情况下，卷积码的编

在Quartus II软件制作使用Quartus II的电路仿真功能制作的83线译码器电路设计.Quartus II仿真可以使用波形仿真功能便于学习理解.笔者也是初学者先熟悉电路仿真部分作此文章记录Q

ADG704_四选一译码器的资料 FEATURES +1.8 V to +5.5 V Single Supply 2.5 V (Typ) On Resistance Low On-Resistance

Viterbi译码的实Matlab现，算法原理，matlab仿真