1. 首页
  2. 课程学习
  3. 专业指导
  4. 下载

计算机组成原理——Verilog语言实现的32位并行加法器

下载
jcwbb 29 0 2018-12-18 06:12:28

用并行方法实现的加法器，比一般的串行方法更加高效。Verilog语言实现。

用户评论
请输入评论内容
评分：
Generic placeholder image 卡了网匿名网友 2018-12-18 06:12:28

并行方法实现的加法器，比一般的串行方法更加高效，挺好的

Generic placeholder image 卡了网匿名网友 2018-12-18 06:12:28

这个东西不错，可以用

Generic placeholder image 卡了网匿名网友 2018-12-18 06:12:28

我怎么仿真不出来，新手

Generic placeholder image 卡了网匿名网友 2018-12-18 06:12:28

测试了是可用滴

Generic placeholder image 卡了网匿名网友 2018-12-18 06:12:28

纯并行实现，看起来觉得占用空间好大，运算速度也应该挺慢的。

Generic placeholder image 卡了网匿名网友 2018-12-18 06:12:28

这个挺好的,我就是想要这样的. 用的不是4个加法器合成而是直接每个全加器进行运算.所以占用资源比较大.

Generic placeholder image 卡了网匿名网友 2018-12-18 06:12:28

测试可行，不错

Generic placeholder image 卡了网匿名网友 2018-12-18 06:12:28

综合能通过，但是综合报告中显示计算延时较长，可能要17多ns吧，比乘法器的计算延时还长

Generic placeholder image 卡了网匿名网友 2018-12-18 06:12:28

32位并行加法器，测试可以用~