FPGA交通灯VHDL语言实现,使用quartus9.1完成,该软件打开可直接上板测试。
DDS9851VHDL并行驱动代码fpga/cpld
fpga\vhdl参考实例\实例44个.rar是入门和加深学习的好资料
时钟功能:完成分/时的正确计数并显示,由于数码管数目的限制,用发光二极管提示秒；闹钟定时:可设置一组闹钟,并可在需要时将其关闭,利用二极管的发光代替扬声器的发声；时钟校时:可以分别对分/时钟进行调整；
CPLD/FPGA development VHDL classic instance source program
FPGA implementation of digital equalizer (VHDL)
基于FPGAvhdlLCD12864的实现
包含秒,分,时计时模块和定时模块,整点报时模块,时间显示模块等
24-hour clock VHDL program (FPGA)
FPGA(现场可编程门阵列)技术与硬件描述语言(Verilog和VHDL)在数字电路设计中扮演着重要的角色,尤其在时序设计方面。本文旨在深入探讨如何通过优化时序来提高FPGA设计的性能。首先,我们将介
