DDS9851VHDL驱动代码fpga/cpld

E6的dds，内附设计详情及代码，资源分享

DDS时钟采用FPGA实现的基本代码，采用QuartusII13进行编译，输出12位，输出为正弦波。内附ModelsimSE调试代码，仿真通过

能够实现正弦波、方波、三角波、反三角波波形

用VHDL语言实现的FPGA控制显示器实现彩条的例子，对初学者比较有用

FPGA数字频率合成器DDS的VHDL语言-哈工大电信学院，使用的FPGA芯片是CYLONE II芯片

针对压电驱动微动平台开发了一种快响应动态电源。以FPGA内建DDS作为驱动电源控制器及信号发生器,基于集成高压运放设计了带补偿校正网络的桥式功率放大器,并进行了理论分析、仿真与实验研究。测试结果表明,

随着科技的发展,对信号发生器各方面的要求越来越高。传统的信号发生器由于波形精度低、频率稳定性差等缺点,已经不能满足许多实际应用的需要,所以必须研究新的信号发生器以满足实际应用的要求。

介绍一种提高直接数字合成器(DDS)系统时钟频率的并行处理方法。给出了一个基于现场可编程门阵列(FPGA)的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果。采用直接中频输出方式,输出频

FPGA DDS实验,输出正弦波,并且可以通过按键增加或者减少频率,+-10基础频率,是4096的mif表

用FPGA设计DDS论文