DDS时钟采用FPGA实现的基本代码verilog

采用verilog语言，运行在FPGA上的时钟程序，包括小时、分钟、秒，进行计时、

第二届全国大学生集成电路创新创业大赛NCICC 题目 数字水印技术,有完整的代码及说明文档,具有参考价值

DDS信号发生器的FPGA代码，通用于各类FPGA。内容包括：原理图、各模块代码以及其他相关的资料。是毕设的很好的参考资料，欢迎下载。

基于FPGA的DDS信号发生器 基于FPGA的数字频率计

1将86-94行的数据赋值方式均改为阻塞赋值 // 2将161直方图重新映射时应该乘255,原来为(x/N)*256 → (x/N)*255,详细操作见修改后的代码 // 3将38行 im_index

基于FPGA的数字示波器代码（verilog），采用等效采样，并作VGA显示，可以上下左右移动波形，分为多频段显示。

基于fpga的spi master verilog代码

基于FPGA的2048点FFT的verilog实现的源代码。(FPGA-based2048-pointFFTverilogthesourcecode.)

此代码为通过verilog实现任意频率的正弦波，代码已经仿真过，可以使用（diamond）。里面有调用ROM核，此核可根据不同厂家的fpga芯片更换，ROM核里面存储的正弦表通过matlab生成，也可

FPGA使用verilog硬件语言编写的数字时钟，包含功能：整点提示，校准时钟，六位显示，内部还含有测试文件，使用的时modelsim仿真软件进行仿真。