verilog时钟

Reventon_LAM 59 0 V 2018-12-09 12:12:42

采用verilog语言，运行在FPGA上的时钟程序，包括小时、分钟、秒，进行计时、

推荐下载

Verilog是一种用于描述、设计电子系统(特别是数字电路)的硬件描述语言,主要用于在集成电路设计,特别是超大规模集成电路的计算机辅助设计。Verilog是电气电子工程师学会(IEEE)的1364号标

verilog笔记,欢迎大家参考借鉴,适合verilog初级学者

学习verilog,这个资料不错,推荐给大家啊

很详细地讲述了Verilog语法,同时还有具体的例子。深入浅出

verilog 全加器代码 ,代码简单易于实现,正确运行后的结果

VerilogLRM.Verilog-AMSLanguageReferenceManual.Version2.4.0May30,2014

完整的sdram控制代码,及其modelsim仿真,sdramverilog控制实现。非常棒。

verilog语言实现SPI的通信

详尽介绍verilog综合的技巧,以及常见经典问题纠正

verilog分频,能计数到12个bit, 每1s钟计数一次。设计的很巧妙

用户评论

请输入评论内容

评分：

暂无评论