基于verilog语言的8位CPU设计

Balabalababubu 42 0 RAR 2019-07-07 21:07:10

这是一个简单的8位CPU设计,基于verilogHDL语言,在一个模版上进行修改得到的版本,适合于初学者学习使用

用户评论
请输入评论内容
评分:
Generic placeholder image 卡了网匿名网友 2019-07-07 21:07:10

没有文档,读起来会麻烦一些。可以参考下。

Generic placeholder image 卡了网匿名网友 2019-07-07 21:07:10

还行吧 不是很好

Generic placeholder image 卡了网匿名网友 2019-07-07 21:07:10

写的不错,要是有文档就好了,这样思路会更加清晰的

Generic placeholder image 卡了网匿名网友 2019-07-07 21:07:10

非常好,适合初学者

Generic placeholder image 卡了网匿名网友 2019-07-07 21:07:10

通俗易懂。。

Generic placeholder image 卡了网匿名网友 2019-07-07 21:07:10

只有源代码,缺乏设计文档,要花较多时间,希望能有设计说明

Generic placeholder image 卡了网匿名网友 2019-07-07 21:07:10

不错,适合初学者使用!

Generic placeholder image 卡了网匿名网友 2019-07-07 21:07:10

是啊~如果有文档就好啦~新手还是不知道从何入手的说

Generic placeholder image 卡了网匿名网友 2019-07-07 21:07:10

没有报告 啊可惜