用 verilog语言设计UART 带FIFO 32位

linhuaili 43 0 rar 2019-06-24 01:06:46

Design UART with FIFO 32 bit in verilog language

qq_38920 2019-06-24 01:06:46

很有价值的书籍，值得一读。

ykch74 2019-06-24 01:06:46

代码一般般吧，要用的话需要好好修改

cigarate 2019-06-24 01:06:46

就一个fifo可以，剩下的就是零散的框架，还不清楚，代码也不配全，咦，不好

kay12073 2019-06-24 01:06:46

写的还可以，但是能用，修改一下，用进了设计里

qingjingren78285 2019-06-24 01:06:46

还行，不是规范的格式！

Verilog实现的UART通讯

Verilog 编写的UART核，可以实现可定义形式数据的收到，测试工作正常

32 2019-03-17
UART verilog仿真实现

UARTverilog仿真实现仿真功能实现

32 2019-06-03
UART协议的verilog实现

采用verilog实现的UART协议，仿真通过，并能够通过FPGA实现。非常好！！！

45 2019-04-27
verilog程序实现uart收发

串口收发功能，用verilog语言写的，实用fifo作为缓存

24 2019-09-20
UART串口模块代码verilog

UART串口模块代码，使用verilog设计

29 2019-01-12
uart串口通信verilog源码

uart串口通信verilog源码，包含测试程序，包括cpu收发数据的模拟，可用modelsim，ncsim等软件编译运行

23 2020-06-21
UART_verilog源代码

很好的UART的verilog代码，可以直接应用在FPGA之中

36 2019-10-09
UART串行通信Verilog实现

UART串行通信Verilog实现，带代码注释，便于维护和修改，亲测可用~~~

23 2020-07-22
32位mips CPU verilog代码实现

32位mipsCPUverilog代码实现

38 2019-05-27
32位浮点加法器verilog

32位浮点加法器verilog代码无仿真可用很好用欢迎使用

40 2019-07-09