UART_verilog源代码

本设计是基于QuartusII13.1的Verilog编程代码，设计功能是三人表决器

usb接口全源代码，直接fpga使用usb2.0接口verilog源代码

JPEGVerilogSourcecode源代码,FPGA实现jpeg的Verilog源代码

里面有80多个VERILOG实例以及源代码文件，对于学习VERILOG语言有很大帮助！！源代码

轻松成为设计高手verilog源代码

8:8的Exchange-Bus、跨时钟域处理模块的Verilog源代码。将源代码中的所有.v文件都添加到FPGA逻辑工程中后，只需调用其中的exchange_bus_8和axi4_clk_domai

此代码是PS2键盘Verilog源代码，经过本人测试是没有问题的，请大家放心下载

此压缩文件包括Sdram的Verilog程序和三个最常用的Sdram的资料

用Verilog写的串口自适应的程序，可以适应在110，300，600，900，1200，2400，4800，9600，1440，19200，15600，115200等多种串口模式下实现通信，其中包括

verilog实现的带FIFO的UART模块，代码风格良好，模块化，具有较高的参考价值。