8:8的Exchange-Bus、跨时钟域处理模块的Verilog源代码。将源代码中的所有.v文件都添加到FPGA逻辑工程中后，只需调用其中的exchange_bus_8和axi4_clk_domain_change即可。